PCIe 6.0正式發(fā)布 帶寬速度增倍雙向總吞吐量就是256GB/s

本周，PCI-SIG組織宣布PCIe 6.0規(guī)范標(biāo)準(zhǔn)v1.0版本正式發(fā)布，宣告完工。

延續(xù)了慣例，帶寬速度繼續(xù)增倍，x16下可達(dá)128GB/s(單向)，由于PCIe技術(shù)允許數(shù)據(jù)全雙工雙向流動(dòng)，因此雙向總吞吐量就是256GB/s。

按計(jì)劃，標(biāo)準(zhǔn)公布12~18個(gè)月后將有商用例子出現(xiàn)，大概就是2023年，應(yīng)該服務(wù)器平臺(tái)先上。

回到技術(shù)本身，PCIe 6.0被認(rèn)為是PCIe問(wèn)世近20年以來(lái)變化最大的一次。坦率來(lái)說(shuō)，PCIe 4.0/5.0都是對(duì)3.0的小修小改，比如依然采用基于NRZ(Non-Return-to-Zero)的128b/130b編碼。

PCIe 6.0則改用PAM4脈沖調(diào)幅信令，1b/1b編碼，單個(gè)信號(hào)就有能四種編碼(00/01/10/11)狀態(tài)，比之前翻番，允許承載最高30GHz頻率。不過(guò)，由于PAM4信號(hào)比NRZ脆弱，所以配套上馬了FEC前向糾錯(cuò)機(jī)制，糾正鏈路中的信號(hào)錯(cuò)誤，保障數(shù)據(jù)完整性。

除了PAM4和FEC，PCIe 6.0的最后一項(xiàng)主要技術(shù)就是在邏輯層使用FLIT(流量控制單元)編碼。

其實(shí)，PAM4、FLIT都不算新技術(shù)，在200G+的超高速以太網(wǎng)早已應(yīng)用，其中PAM4沒(méi)能大規(guī)模推廣的原因在于物理層成本太高。

另外，PCIe 6.0依然保持了向下兼容。